Delavnica: FPGA, CPLD in VHDL – programirljiva logika: 2. del – napredni uporabniki (dr. Uroš Mali)

Na drugem delu delavnice programljive logike bo predaval aplikativni inženir (field application engineer – FAE) dr. Uroš Mali iz podjetja Silica, ki je ekspert na področju polprevodniških rešitev.

Dr. Mali je certificiran s strani Xilinx-a s srebrnim certifikatom.

Prvi del predavanja bo predvsem teoretični in bo vključeval teme naprednejše uporabe CPLD programibilnih vezij (Advanced fitting, Best Practices). Drugi del bo dejansko eksperimentiranje z razvojnim orodjem “CoolRunner-II Starter kit”, ki obravnava uporabo programskih orodij z vključenimi logičnimi funkcijami (logični števci, merilnik frekvence, BCD, …).

Delavnica bo trajala dve uri.

Več na www.kiberpipa.org
Kaj: Delavnica
Kdaj:
sob, 19.1.
ob 13.00
Kje: Kiberpipa, Kersnikova 6, Ljubljana, info@kiberpipa.org
Vstopnina: vstop prost